

Paradigma Xputer

Un metodo diferente para hacer computacion de alto rendimiento.

Andrés Felipe Bayona Chinchilla
Universidad industrial de Santander
Bucaramanga, Colombia
CrudamCode@gmail.com

Harold Rodríguez Durán
Universidad industrial de Santander
Bucaramanga, Colombia
Hjota71@gmail.com

Abstract— Partiendo de los PLDs una nueva clase paradigma para el diseño de hardware y software ha nacido, Xputer es un paradigma original el cual permite adaptar el hardware para necesidades específicas, especialmente algoritmos de gran escala (DSP, grafos, procesamiento de imágenes y muchos otros), en este artículo se intenta explicar el funcionamiento teórico de este y su mejoras respecto al modelo von Neumann.

Keywords—Xputers; Von neuman; rALU; Xpiler; MOPL; MOM; Arquitectura; PISA; Paralelismo; FPGA; Hardware; Software; Kaiserslautern.

I. INTRODUCTION

Para un número importante de aplicaciones de alto rendimiento (varios kilo MIPS) como son visión por computador, gráficos por ordenador, procesamiento de señales entre otros, es necesario hardware de bajo costo, soluciones como diseño de CLSI o ASIC son procesos con un alto costo de desarrollo (en dinero y tiempo), en este documento se habla de una alternativa poco novedosa pero muy original, este enfoque requiere un codiseño entre hardware y software.

El procesamiento en los sistemas paralelos o concurrentes actuales no son suficientemente potentes y demasiado inflexibles, también la mayor parte de los algoritmos paralelos no pueden proyectarse eficientemente en el hardware clásico. El paralelismo de más alto rendimiento basado en el modelo von Neumann se obtiene a partir de conjunto de procesadores específicos para la aplicación que sin embargo causa conflictos a partir de la sobrecarga de comunicación.

El paradigma, Xputer [9-10-11], proporciona un tipo de paralelismo flexible más eficiente que los ordenadores paralelos clásicos, el cual se consigue con elementos reconfigurables conocidos como RDPA (reconfigurable datapath array) organizados en matrices de dos dimensiones, similares a Systolic array. En este artículo trataremos los hitos de desarrollo de xputer que marcaron su desarrollo, también la aplicabilidad de este modelo y sus diferencias ante el modelo.

II. HISTORIA

La primera máquina que trabaja este problema se llamaba PISA [5-7] (Pixel-oriented System for image Analysis), aunque el término xputer no había sido acuñado hasta el momento, PISA utiliza los principales principios de xputer (procedimental data-driven el cual se explicará en el marco teórico de este texto), tenía una unidad reconfigurable orientada a resolver problemas de unidad lógica, la cual se activaba cada vez que un nuevo conjunto de datos de entrada estaba disponible en 'windows cache' lo cual se llamó más tarde 'scan windows'.

La generación que le siguió fue MOM-2 (Map-Oriented Machine) lo que renombró a PISA como MOP-1, el nombre indica la organización de memoria dimensional. este utilizaba la secuenciación de datos, los investigadores desarrollaron una matriz dinámica de lógica programable (DPLA) que supera a FPGA [8-9] comercial el cual utilizaba PISA.

MOM-2 inicialmente estaba dirigido a aplicaciones basadas en coincidencias de patrones, como tratamiento de imágenes, enrutamiento, etc, sin embargo durante el proceso se encontró que los principios de la arquitectura eran extrapolables a operaciones aritméticas paralelas y una gama mucho más amplia de aplicaciones.

MOM-3 está especialmente diseñado para reducir el cuello de botella von Neumann de decodificación repetitivo y la interpretación de direcciones. MoM-3 ejecuta de forma independiente desde el ordenador host hasta que se procese la solicitud completa.

El MoM 3 se compone de cuatro partes principales:

1. los datos de un secuenciador con siete generadores de direcciones genéricas (GAG), un secuenciador de instrucciones (IS), y una memoria de control.
2. La ALU reconfigurable (RALU) con siete ventanas de exploración.
3. La memoria de datos.
4. La MoMbus para la conexión de los componentes.

Los inicios del paradigma XPUTER se han desarrollado y puesto en práctica por el Laboratorio XPUTER en la década de 1980 en la Universidad de Kaiserslautern, bajo la dirección del alemán experto en informática Reiner Hartenstein.




Fig.3 a) paradigma von Neumann b) paradigma Xputer

III. ESTADO DEL ARTE

El mundo del microprocesador ha cambiado drásticamente en los últimos 10 años. De alta frecuencia de un solo núcleo CPU ideal una vez considerada, ahora se pasan por alto en favor de los chips con múltiples procesadores más eficientes que funcionan a frecuencias más bajas. El paradigma Xputer se desarrolló en la vanguardia de estas mareas cambiantes. El uso de tecnologías Xputer, permite construir procesadores de múltiples núcleos dinámicos en los que el número de núcleos y aplicaciones sólo está limitado por su imaginación.

El Xputer también cuenta con numerosas innovaciones en las tecnologías de arquitectura dinámica que se centran en la reconfiguración de un dispositivo para cambiar su carácter sobre la marcha: permite un chip para ser más potente, más eficiente de la energía, o cambiar su conjunto de instrucciones en el campo a medida que surjan nuevos requisitos del sistema.

A. Tecnología dinámica Arquitectura Xputer

Permite que los sistemas cambian sus características en función de la marcha, después del despliegue. El uso de un sistema de arquitectura dinámica, no sólo puede cambiar sus características suaves en el procesador, también se

puede reconfigurar físicamente para adaptarse a los nuevos requerimientos del sistema.

Sistemas híbridos (CPU / FPGA). En el actual mercado de la informática, hay una gran variedad de opciones disponibles para cargas de trabajo de computación. CPU, GPU, GPGPUs, FPGAs para nombrar unos pocos. Cada tipo de procesador tiene fortalezas y debilidades. Utilizando la tecnología de Xputer, un diseñador puede combinar uno o más de los tipos de procesadores en un único sistema que amplifica la fuerza de diferentes clases de procesador.

Para gestionar la creciente complejidad de los sistemas modernos que se pueden asignar dinámicamente los recursos para diferentes dispositivos, como procesadores o elementos, Xputer permite una gestión eficiente del entorno informático devenir; utilizar el procesamiento en serie con el procesamiento paralelo permite nuevas y poderosas formas de crear los dispositivos del futuro que puede manejar fácilmente tanto el paralelo y tareas de la computadora de serie sin esperar a la próxima actualización importante del producto para permitir que los dispositivos puedan alcanzar su pleno potencial.

III. MARCO TEÓRICO

El contraste entre von Neumann (fig 1.a) y xputer hardware (fig 1 b) el cual soporta algoritmos paralelos más eficientes debido a que evita errores de sobrecarga mediante el secuenciador de datos, un escaso control externo (sparse) y un alto grado de granularidad internamente en ALU (se basa en PLD reconfigurables rALU permitiendo operadores compuestos extremadamente potentes ver 'subnet' en la fig. 1 c), y por un altamente optimizado scan windows (data windows). En los siguientes párrafos se abordarán con más detalle, los componentes básicos son la memoria de datos, la secuenciación de los datos y el rALU, el paradigma de xputer se basa en la secuenciación de datos en contraste con la secuencia de control de flujo que utiliza von Neumann.

La computación reconfigurable es una arquitectura de ordenador que combina la flexibilidad del software con el alto rendimiento del hardware mediante el procesamiento con redes de computación de alta velocidad muy flexibles como las rDPAs.

La arquitectura Xputer fue una de las primeras arquitecturas reconfigurables de grano grueso, y consiste en una matriz de camino de datos reconfigurable (rDPA) organizada como una matriz bidimensional de ALU. Una matriz de camino de datos reconfigurable (rDPA) es un semiconductor de dispositivo que contiene unidades de ruta de datos reconfigurable y las interconexiones programables, propuesto por primera vez por Rainer Kress en 1993, en la Universidad de Kaiserslautern.

Xputer proporciona una ALU reconfigurable (Llamado rALU), es por eso que Xputer código de máquina es principalmente no secuencial, por lo que debido a la falta de código de control de un nuevo método de secuenciación tiene que se encuentran: la secuencia de datos.

Mecanismos de comunicación Xputer

- Desde un punto de vista de más alto nivel. Cachés de escaneo múltiples pueden comunicarse entre sí a través de un rALU compartida. La rALU actúa como un canal de comunicación prácticamente libre de gastos generales y en su mayoría utiliza la conectividad intra-chip.

A. evitando la sobrecarga de control

Las operaciones en Xputer no son mediante control procedimental sino mediante data procedimental, este paradigma es llamada secuenciación de datos lo cual quiere decir, que un archivo de registros inteligente (scan cache) la cual va paso por paso seleccionado datos en una pequeña ventana de datos la cual sigue una trayectoria preestablecida llamada patrón de lectura, cada uno de estos pasos evoca automáticamente una conexión de auto-xfer y automáticamente aplica acciones, los operadores compuestos previamente programados y un patrón de tráfico en caché en memoria previamente programada se llevan a cabo sin necesidad de ciclos de memoria para el control, se necesitan ciclos de control solo para el cambio entre diferentes programas. es por esto que xputer sólo necesita control escaso (sparse). que se comunica a petición a diferencia del modelo von neumann que constantemente realiza ciclos de control.




Fig.2 tecnología central de la plataforma Xputer versus computers

B. Evitando la sobrecarga de direccionamiento.

impulsado en la secuencia automática en memoria xputer los datos son deteminiticamente impulsados, para un auto secuenciador de la la interfaz de memoria de se incluye un secuenciador de datos y un generador de direcciones de datos conectada (en lugar de un secuenciador de instrucciones) este secuenciador de datos cableado ofrece un repertorio de secuencias se dicionamiento de datos genéricos sin ninguna sobrecarga de direccionamiento, tal secuencia de direcciones realiza la exploración a través del espacio de memoria. paso a paso, escaneando los segmentos predefinidos de el espacio de memoria principal a lo largo del camino.

C. Reduciendo el tráfico en memoria.

Por supuesto el paralelismo interno del AIU permite reducir el sobrecarga de control y pérdida de direccionamientos reduciendo el tráfico de memoria, sin embargo existen funciones adicionales de hardware que permiten ahorrar aún más ciclos de memoria, en cooperación expeler un compilador que permite la optimización del código, el archivo de registro inteligente y una interfaz de registro inteligente para estrategias de apoyo a la memoria primaria para coordinar operación de aplicación automática y auto-xfer para los pequeños programas., reduce al mínimo los ciclo de memoria.

	control-procedural	data-procedural	data-driven by "firing"
the role of:	(von Neumann) computers	xputer s	data flow machines
data flow	derived (by pointers) from control flow	primary activator scheduled at compile time	primary activator determined at run time
control flow	primary activator	derive - only when needed: sparse control residual control	(not existing explicitly)

Fig.3 Cuadro comparativo enfocado en el flujo de datos y el control de flujo

D. MOM (Map-oriented Machine)

MOM habiendo sido implementada por Kaiserslautern [1 - 4] posee varias características especiales como son: el espacio de datos en dos dimensiones (fig. 3 b, c), y un archivo especial para optimizar la configuración del archivo de organización, la MoM posee registros de caché a los cuales llamaremos scan cache, porque cada uno de ellos funcionará como una ventana de tamaño ajustable en la memoria de datos (fig. 4 b). debido a su organización

bidimensional os MOM también son compatibles con el procesamiento de imágenes , procesamiento de señales y el diseño de VLSI . la figura 3 muestra un patrón de escaneo lineal , los demás son ejemplos se muestra algunas de las maneras en la cual se puede pre programar el escaneo de datos.

También hay patrones de escaneo especiales para emular matrices sistólicas, así Como de patrones dependiente de datos, están disponibles de forma cableada , es decir sin que se necesite ningún gasto adicional de recursos, a causa del cableada que que permite el acceso directo a los registros dentro de secuenciador de datos directamente manipulados por el rALU , de modo que no hay ciclos de memoria por lo que necesitan un escaso control de memoria [3,16]. volviendo a los computadores , el flujo de control solo tiene un único patrón de lectura los instrucciones de lectura una por una (siempre u cuando ninguna de las ramas de una lo cual se considera un escape de la exploración), en contraste con el patrón de lectura de xputer este modelo no está libre de sobrecargas, cada paso requiere su propia instrucción para la obtención de datos, es decir requiere un ciclo de memoria adicional , esto es especialmente eficiente para operaciones iterativas , ya que la misma instrucción se obtiene una y otra vez.

E. Optimización de los recursos por los compiladores Xputer

La parte programable de Xputer se concentra dentro de la rALU (ALU reconfigurable que permite paralelismo interno), que no proporciona un cableado conjunto de instrucciones. El traductor compila los problemas orientados hacia los operadores compuestos por la combinación de redes de conmutación en el rALU. Utilizando esta suavidad rALU sólo generan exactamente esos recursos, que son necesarios para un problema dado: sólo el número y el tamaño (ancho camino) necesario.

El código para ser generado por xpiller es fundamentalmente diferente del código para los ordenadores: una diferencia es el uso de medios de interconexión-reprogramable. Otra diferencia la encontramos en el hardware de destino, su operación principal son datos-procedimiento (en contraste con el hardware von Neumann control de procedimiento). Esto requiere una nueva clase de datos (de instrucción) y los lenguajes de programación requieren fundamentalmente un nuevo tipo de compilador. Debido al inusual grado de suavidad de la rALU la variedad de construcciones para ser generado es sustancialmente mayor que para los compiladores tradicionales. Esto abre un camino para la optimización mucho más eficiente sino también los desafíos del implementador del compilador.







fig. 4. MoM(Map-oriented Machine) a). una básica estructura de rALU(reconfigurable ALU) . b). muestra un un espacio de memoria bidimensional y un escáner inteligente de registro de tamaño ajustable. c). ejemplo de un patrón de escaneo lineal, otros ejemplos de escaneo: d). escaneo de vídeo inclinado , f) escaneo en espiral, g) escaneo aleatorio , h) data-driven scan.

F. El secuenciador de datos

El secuenciador de datos es necesario, ya que el control de la "ejecución del programa" no se realiza por la corriente de mando, sino por el flujo de datos. Se hace cargo de la gestión del almacenamiento y el cálculo de las direcciones de memoria física.

Los módulos de almacenamiento de datos individuales en paralelo son accesible, por lo que puede llevarse a cabo en todos los módulos simultáneamente. Los datos se copian desde el almacenamiento de datos a las interfaces inteligentes de rDPU de, y vuelve a escribir en el cálculo.

La memoria de datos es teóricamente de 2 dimensiones. Una imagen se almacena, por ejemplo, con su coordenadas x e y directamente en la memoria. La reacción entre 2-dim. teórico y 1-dim. memoria física se realiza en el secuenciador de datos.

G. La ventana de exploración

El almacenamiento es a través de ventanas de exploración. El tamaño se determina por el compilador y por lo tanto permanece constante. Una ventana de análisis contiene datos que consigue un rDPU para su procesamiento. Los datos se copian a la interfaz inteligente y escrito después de su procesamiento.

La ventana de exploración marca las memorias pertenecientes a lectura, escritura o lectura / escritura, como una ventana de exploración de otro proceso podría cambiar los mismos datos al mismo tiempo. Podría tener acceso sólo un proceso a una posición de memoria.

Las siguientes optimizaciones de acceso a memoria están diseñados para proporcionar un ahorro de tiempo:

1. Ventanas de exploración: hay cantidades grandes de datos copiados en una acción
2. acceso simultáneo a múltiples módulos de memoria
3. los modos de ráfaga durante el transporte de escaneo de Windows en las interfaces inteligentes

H. KressArray

En las computadoras reconfigurables es a menudo el KressArray como "ALU" utilizado. Hay un concepto general para el cálculo de los paralelos y manipulación de datos, consiste en 9 de cada RALU (Reconfigurable de ALU. Estos términos diferentes reflejan las diferentes funciones de nuevo que puedan realizar al mismo tiempo.




Fig.5 visión general de la KressArray

La matriz tiene dos Kress bus independiente de 32 bits de datos (buses A y B) y "interconexiones locales" conectados en red de las noticias (Norte Sur Este-Oeste), es decir, cada PE es también dos buses de datos independientes de 32 bits del 4 vecina del PE. Puesto que teóricamente cualquier número de ellas Array puede estar en un chip, puede conectar el PE de la periferia de la PE que pertenece la matriz vecina.

IV. SOFTWARE

El grupo de trabajo bajo la dirección de Hartenstein pensó y desarrolló su propia programación para XPUTER y su usuario. Su nombre: QXC - como X de Xputer y el Lenguaje C como ANSI-C. El X también es el mapa lenguaje de programación orientado (MoPL) y es un complemento de la norma ANSI-C. Refleja el hardware impulsado por el flujo de datos y requiere un conocimiento detallado de antemano del paradigma

El código MoPL puro sólo puede ejecutar el Xputer. La XC-filtro y optimizador añade el código de HC en las rutinas de sincronización y comunicación, que luego traduce un compilador GNU C en código de host. El compilador C reconoce la transición del flujo de control de datos para el paradigma. El código MoPL traduce un compilador MoPL en el código de GAG y ALE-X. Una mordaza y un enlazador ALE X realizan códigos secuenciales y estructurales juntas en el orden correcto.

Relación costo / rendimiento altamente flexible.

Xputers no tienen un conjunto de instrucciones de cableado, de manera que no hay necesidad de un tamaño de palabra de datos fija. Es por esto que en Xputer la longitud de palabra son definidas por el compilador: Trayectoria de datos palabras, caché, y control. Por lo tanto la arquitectura Xputer extensibles son factibles, actualizable mediante la inserción de más fichas IRM a libre enchufes r-ALU y más tarjetas en las ranuras de memoria libres.




Fig. 6. Código de ejecución Xputers

Xputer entornos de aplicación

Acelerador universal programable basado en Xputer, sirve como un co-procesador, donde el anfitrión de tipo Neumann von corre el xpiler, el sistema operativo y el resto del software y por lo tanto proporciona la universalidad, la flexibilidad, portabilidad y otras características generales. Xpilers podría implementarse en las versiones de lenguajes de alto nivel ampliamente aceptadas, tales como C, Pascal, OCCAM, etc.

Una aplicación de Xputer la encontramos en el procesamiento de datos de audio cuando se representa en subsistema para pantallas 3D o como un decodificador para la

reproducción de DVD en un nivel superior. A menos que uno quiere todo al mismo tiempo, podría ser responsable de estas tareas. Para las tareas específicas de procesamiento de señales digitales y procesamiento de imágenes de arquitectura experimental Xputer debe tener mejoras de rendimiento alcanzados hasta cien veces.

V. DESARROLLO




Fig.7 Xputer and Reconfigurable Computing

Von Neumann cuello de botella

El bus compartido entre la memoria de programa y memoria de datos conduce a un cuello de botella von Neumann, limitando el rendimiento (tasa de transferencia de datos) entre la unidad central de proceso (CPU) y la memoria en comparación con la cantidad de memoria. Debido a que el único bus sólo puede acceder a una de las dos clases de memoria a la vez, el rendimiento es menor que la velocidad a la que la CPU puede trabajar. Esto limita seriamente la velocidad de procesamiento eficaz cuando se requiere que la CPU para realizar el procesamiento mínimo en grandes cantidades de datos. La CPU está continuamente obligada a esperar los datos necesarios para ser transferidos a la memoria o desde la memoria. Puesto que la velocidad de la CPU y el tamaño de la memoria han aumentado mucho más rápido que el rendimiento entre ellos, el cuello de botella se ha convertido en más de un problema, un problema cuya gravedad aumenta con cada nueva generación de CPU.

	(von Neumann) computers	xputers
instructions	hardwired, simple, fixed repertory	tailored: configured at compile time: also very powerful compound functors
machine code	sequential (-> program store)	combinational (-> configure PLDs)
sequencer	instruction sequencer	data sequencer
parallelism at	process level or (VLIW) instruction level	gate level and/or data path level
compilation techniques	traditional	derived from VLSI design techniques (data-driven high level synthesis, ASAP compilation, logic synthesis, fast signal processing algorithms,...)
data format	dependant of instruction format	independent - highly flexible adaptable VLDW (very long data word) is feasible
interleaved data memory	low hit rate	very high hit rate
'cache' use	probabilistic - low hit rate	deterministic - very high hit rate
addressing overhead	high - subscripted var.: very high	low parallel algorithms: very low
other overhead	high	low

Vi. CONCLUSIONES

El paradigma Xputer proporciona un tipo más eficiente de paralelismo de los ordenadores paralelos clásicos, en contraste con el paradigma de von Neumann, Xputers acepta una más amplia variedad de métodos de optimización, ya que se apoya en una serie de máquina de cableado de innovadora característica, tales como: memoria de datos de secuencia automática (minimizando el gasto), auto-organización de la secuencia de registros (Caché de exploración), reconfigurable rALU (que es la base de la ultra micro paralelismo orientado a los problemas dentro de los operadores compuestos la memoria innovadora interfaz, el acceso reducido al mínimo rastro de datos por micro programación de ultra. También es mucho más eficiente y aceleración, estos factores son tan altos, que también se basan en un paradigma secuencial de su desempeño siendo competitivo a la mayoría de otras soluciones ASIC.

El Xputer también cuenta con numerosas innovaciones en las tecnologías de arquitectura dinámica que se centran en la reconfiguración de un dispositivo para cambiar su carácter sobre la marcha.

Xputer permite una gestión eficiente del entorno informático, utiliza el procesamiento en serie con el procesamiento paralelo permitiendo nuevas y poderosas formas de crear los dispositivos del futuro que puede manejar fácilmente tanto el paralelo y tareas de la computadora de serie sin esperar a la próxima actualización importante del producto para permitir que los dispositivos puedan alcanzar su pleno potencial.

REFERENCIAS

- [1] R. W. Hartenstein, A. G. Hirschbiel, M. Weber: MoM - Map Oriented Machine, in: Chiricozzi, D'Amico: Parallel Processing and Applications, North Holland, Amsterdam / New York 1988.
- [2] A. Ast, et al.: Using Xputers as Inexpensive Universal Accelerators in Digital Signal Processing; Int'l Conf. on New Trends in Signal Processing, Communication and Control, Ankara, Turkey, July 1990, North Holland 1990
- [3] R. Hartenstein, A. Hirschbiel, M. Weber: MoM - a partly custom-designed architecture compared to standard hardware; Proc. IEEE Comp Euro '89, Hamburg, FRG, IEEE Press, 1989
- [4] R. W. Hartenstein, A. G. Hirschbiel, M. Weber: MoM - Map Oriented Machine; in: Ambler et al.:(Prepr. Int'l Worksh. on) Hardware Accelerators, Oxford 1987, Adam Hilger, Bristol 1988
- [5] w. R. Hauck, A. Hirschbiel, W. Nebel, M. Weber: PISA, a CAD package and special hardware for pixel-oriented layout analysis; Report, Univ. Kaiserslautern, 1984
- [6] w. R. Hauck, A. Hirschbiel, W. Nebel, M. Weber: PISA - A CAD package and special hardware for pixel-oriented layout analysis, ICCAD, Santa Clara, 1984, IEEE, New York 1984
- [7] w. J. Bloedel, R. Hauck, M. Ryba, H. Salzmann, M. Weber: PISA user manual; report, Kaiserslautern 1985
- [8] w. R. Kress and H. Reinig): A New FPGA Architecture for Word-oriented Datapaths; The 4th International Workshop on Field Programmable Logic and Applications, FPL'94, Prague, Czechia, September 7-10, 1994.

- [9] w. R. Kress, H. Reinig): An FPGA Architecture for Word-Oriented Datapaths; Canadian Workshop on Field-Programmable Devices, FPD'94, Kingston, Ontario, June 13-16, 1994
- [10] w. A.Hirschbiel, K. Schmidt, M.Weber): A Novel ASIC Design Approach based on a New Machine Paradigm; European Solid-State Circuits Conf. '90, Sep 90, Grenoble, France, <pdf> <pdf> Invited Reprint: in IEEE-JSCC - Journal of Solid State Circuits Systems, July 1991 w.Xputer: ein neues Maschinen-Paradigma für Höchstleistungsrechner; Lessacher Informatik-Kolloq, Lessach, Austria, Sep 1990, Springer-Verlag 1991
- [11]w. A.G. Hirschbiel, M. Riedmüller, K. Schmidt, M.Weber): Xputers: a High performance Machine Paradigm - Hardware Principles, Programming, Compilation Techniques; in: K. Ecker, R. Hirschberg (editors): "Workshop über Parallelverarbeitung, Lessach, Austria, 17. - 21. September 1990"